# PATENT ABSTRACTS OF JAPAN

(11) Publication number:

02-082716

(43) Date of publication of application: 23.03.1990

(51) Int. CI.

H03K 19/0185 H01L 27/04 H01L 29/784 H03K 17/08 H03K 19/0944

(21) Application number : 63-235506

(71) Applicant: NEC CORP

(22) Date of filing:

19. 09. 1988

(72) Inventor: TANIMOTO SUSUMU

# (54) COMPLEMENTARY MISFET INTEGRATED CIRCUIT

(57) Abstract:

PURPOSE: To speed up at the time of a low voltage by lowering the threshold voltage of a driver transistor, and executing the low threshold voltage of a driver transistor and the gate boosting of a load MISFET by the addition of a booster circuit.

CONSTITUTION: Since the gate potential of a P channel MOSFET M12 of a load is biased to the output potential of a booster circuit 11 further lower than a negative power source VS1, the gate width can be made further smaller than biasing to a VS1 simply, and the load capacity is decreased. Since the threshold voltage of an (n) channel MOSFET M11 which is a driver is set lower than the ordinary one about by 0.1 to 0.7V, the mutual conductance higher than conventional driver transistor is obtained. Thus, the high speed at the time of a low voltage action can be executed.

**LEGAL STATUS** 

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]
[Number of appeal against examiner's decision of rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998, 2003 Japan Patent Office

## 19日本国特許庁(JP)

⑩ 特許 出頭 公開

# ® 公開特許公報(A) 平2-82716

| ®Int. Cl. 3                              | 識別記号   | 庁内整理番号               | <b>國公開</b>             | 平成2年(1990)3月23日 |
|--|--------|----------------------|------------------------|-----------------|
| H 03 K 19/0185<br>H 01 L 27/04<br>29/784 | G<br>B | 7514-5F<br>7514-5F   |                        |                 |
| H 03 K 17/08<br>19/0944                  | C      | 8124-5 J             | •                      |                 |
| 19/0344                                  |        | 8326-5 J<br>8326-5 J | H 03 K 19/00<br>18/094 | 101 B           |
|  |        | 8422-5F              | H 01 L 29/78           | 301 E           |
| •  |        | 赛3                   | 在請求 未請求 語              | 育求項の数 1 (全5頁)   |

50発明の名称 相補型MISFET集積回路

②特 顕 昭63-235506

②出 顕 昭63(1988) 9月19日

@発明者谷本 要京都港区芝5丁目33番1号日本電気株式会社内

⑪出 顋 人 日本電気株式会社 東京都港区芝5丁目33番1号

四代 理 人 弁理士 内 原 晋

明 紅 書

1. 発明の名称 相補型MISFET集積回路

## 2. 特許請求の範囲

第1および第2の電源端に直列に接続された第 1および第2専電型のエンハンスメント型MIS PETを有する相補型MISPET集積回路において、昇圧回路を設け、この回路により前記第1 連電型MISPETのゲートを第2電源端の電位より高いかまたは低い電位にパイプスすることを ・特徴とする相補型MISPET集積回路。

#### 3. 発明の詳細な説明

〔産業上の利用分野〕

本発明は相補型MISFET集費回路に関し、 特に低電圧動作時の高速化に関する。

〔従来の技術〕

従来、時計、ポータブル機器等に使用される

CMOS集積回路は1.5 V程度の電源電圧での動 作が要求されるため、通常の5V単一電源用CMOS 条覆回路において、 n チャネル型トランジスタの しさい覚圧を 0.7~ 0.8 V,アチャネル型トラン ジスタのしさい低圧を一 0.7~- 0.8 Vとするの に対し、1.5 V動作が要求される場合にはnチャ ネル型トランジスタでは、0.5~0.8 V。Pチャ ネル型トランジスタではー0.5~-0.8 Vとして いた。5 Vから 1.5 V程度への低電圧化対応とし て、Pチャネル、nチャネル型それぞれのしきい 電圧の絶対値を 0.2~0.3 Vだけ小さくするのは、 必ずしも十分なことではなく、動作スピードは当 然遅くなり、 5 V電源では 5 MH a ~ 2 0 MH s 程度とされるクロック周波数が 1.5 V気面では 32KH2~100KH2程度とされる。しかし、 しをい電圧の絶対値をさらに小さくすることは、 リーク電流の増加を招くため実現がむずかしい。 現状での、5 V電源と1.5 V電源とで動作ス ピードの比較を第3因のCMOS回路で行ってみ

る。この回路は、水晶発振器やアナロダ入力をロ

ジックレベルに変換するセルフパイアス増額器と して、しばしば使われる。この増幅器の電圧ゲイ ンが1倍となる周波数 f.は、

「・=C」/s。 ·······①
で与えられる。s。はこの増幅器の相互コンダクタンス、C」は負荷容量である。s。はさらに、nチャネル型トランジスタMiiの相互コンダクタンスs。、Pチャネル型トランジスタMiiの相互コンダクタンスs。の和として、s。=s。・+s。、となる。また、ゲインを十分とるために、トランジスタMii、Miiが飽和するよう通常この増幅器のセルフ、バイアス電圧は、(電源電圧) / 2程度に設定される。以上より、5 V電源と1.5 V電源とでのf。の値を比較すると、

$$\frac{f_{+(15V)}}{f_{+(5V)}} = \frac{g_{+(15V)}}{g_{+(5V)}}$$

$$= \frac{\beta_{+} | (1.5/2) - 0.5| + \beta_{+} | (1.5/2) - (-0.5)|}{\beta_{+} | (5/2) - 0.7| + \beta_{+} | (-5/2) - (-0.7)|}$$

$$= \frac{0.75 - 0.5}{2.5 - 0.7} \approx 0.14$$

電源では5V電源の50分の1~100分の1程度のスピードしか得られない。

上記のような低電圧動作時のスピードの低下に 対する従来の回路的対策としては、回路をレシオ ・レス回路からレシオ回路に変える方策がしばし ば取られる。第3図の回路はレシオ・レスイン バータを用いたものであるが、これをレシオ・イ ンパータ化すると第4因のようになる。このレシ オ・インバータは、 n チャネルトランジスタ Mai をドライバーとし、Pチャネルトランジスタ Max を負荷としたものである。通常、このようにキャ リフ・モビリティの高いnチャネルトランジスタ をドライバーとする。この回路のよ。の値は、や はり①式で与えられるが、waはnチャネル型ト ヲンジスタM<sub>11</sub>の相互コンダクタンスそのものと なる。低電圧時に上記のようなレシオ化を行うこ とにより高速化できる理由は、1点目としてP チャネル・トランジスタのゲートが接地されてい るためにレシオレスの場合に比べてPチャネル・ トランジスタのゲート・ソース間電圧の絶対値が

この試算においては、nチャネルトランジスタのしきい電圧を1.5 V電源、5 V電源それぞれで0.5 V, 0.7 Vとし、同様にPチャネルトランジスタでも、それぞれー0.5 V, -0.7 Vとしたが、その結果、1.5 V電源では、前述のようなトランジスタのしきい電圧の絶対値の低下を行っても、5 V電源の14%のスピードしか得られないことがわかる。実際には、さらに、しきい電圧の絶対値の0.15~0.2 Vのプロセス・バラッキおよび-2 m V/で程度の超度特性により、最悪1.5 V

大きくなっているため、同じ抵抗値を得るのにP チャネル・トランジスタのゲート幅を小さくでき るため負荷容量が小さくできるということがあげ られる。さらに、2点目として、論理しきい値を 高くすることができることである。第3図中のレ シオレス・インパータの場合、トランジスタのし きい電圧がP。nチャネルとも0.7Vの場合、 1.5 V電源では、最大でもゲート・ソース間電圧 は 1.5 V - 0.7 V = 0.8 V しかかけられない。と ころが、第4図中のレシオ・インパータでは、食 荷のPチャネル・トランジスタは常に導通してい るため、論理しきい値を(電源電圧)/2より自 由に高くできる。つまり、ドライバーであるn チャネル・トランジスタのゲート・ソース間電圧 を上げられることになる。実際には、Pチャネル ・トランジスタの動作領域が3個管側に動き、電 圧ゲインが低下すると間時にローレベル電圧が浮 き上がって来るため、任意に論理しきい値を上げ ることはできない。しかし、1.5 V程度の低電圧 動作時には、数百mVゲート・ソース間電圧を上

げられるだけでも、かなり大きい高速化効果が期待できる。例として、トランジスタのしきい電圧が n, Pチャネルとも 0.7 Vの時、レンオ・レス化により 3 0 0 m V b 遅しきい値を上げられた場合の高速化度を前と同様に計算して調べると、

$$\frac{f_{+(1.5^{\circ}, \nu \nu \rho \rho)}}{f_{+(1.5^{\circ}, \nu \rho \rho \nu \rho)}} = \frac{\beta_{+} ((1.5^{\circ}/2) + 0.3 - 0.7)}{\beta_{+} ((1.5^{\circ}/2) - 0.7) + \beta_{+} ((-1.5^{\circ}/2) - (-0.7))}$$

$$= \frac{0.35}{0.05} \times \frac{\beta_{+}}{\beta_{+} + \beta_{+}}$$

$$= \frac{0.35}{0.05} \times \frac{1}{2}$$

$$\approx 3.5$$

となる。ここで、 f 。(Lev. pre) は 1.5 V電源での 上記条件での第4回のセルフ・バイアス増幅器の 電圧ゲインが 1 倍となる 周波数、 f 。(Lev. prepre) は 1.5 V電源での第3回のセルフ・パイアス増幅 器の電圧ゲインが 1 倍となる 周波数で前に計算し

集積回路の 1.6 V化はむずかしい、さらに一層の 低電圧化は絶望的といえる。

#### [発明が解決しようとする課題]

上述した従来のCMOS集被回路の低電圧化手 法では、1.5 V電源時で 5 V電源動作CMOS集 被回路に比べ1~2 析程度も動作スピードが遅く、 現状の5 V電源動作CMOS集積回路の1.5 Vま たはそれ以下の低電圧化ができないという欠点が ある。

## [課題を解決するための手段]

本発明の相補型MISPST集積回路は、昇圧 回路とその昇圧回路によって得られる低電位例電 献より低い電位または高電位例電源より高い電位 にゲートがペイアスされた負荷MISPSTとそ の負荷MISPSTのしきい値電圧に比べ 0.1~ 0.7 Vオンしやすい方向にしきい値電圧を設定し た負荷MISPSTと異なる導電型のドライバー MISPSTとを有している。

すなわち、上述した従来のCMOSレシオ・集積 回路に対し、本発明は負荷MOSのゲートを回路

た f · a.iv, と同じものである。また、 β 。 = β ,と した。この計算の結果では、論理しきい値の上昇 分による寄与だけでも、レシオ化により、3倍以 上の高速化ができることになる。ところで、レシ オ化は高速化できるという利点だけではなく欠点 もある。それは、レシオレス回路の消費馄饨が客 量の光放電電流およびスイッチング時の貫通電流 のみであるのに対し、第4図のようなレシオ回路 では、ローレベル出力時は電流が流れ続けるため、 消費電流が増加するということである。従って、 時計動作用回路やタイマー等のように常時動作し ているような回路には使いづらいということであ る。しかし、レシオレス回路時に動作スピードの 上限に近く放形がかなりなまって貧通電流が大き いような部分または常時動作はしないが高速動作 が要求される例えばPLL回路のプリスケーラの ような部分には有効な回路といえる。

上記のように、回路をレシオ化することにより高速化できるが、せいぜい数倍であり、5 V 電源の場合に比べ、まだ1 析程度遅く、5 V 電源 C MOS

の低電位または高電位側電源に接続するのではなく、昇圧回路によって、低電位側電源電位より低い電位を負荷MOSのゲートに供給すると同時に、ドライバー・トランジスタのしきい電圧を従来の1.5 V動作CMOS集積回路のしきい電圧よりロチャネルの場合さらに低くー0.2~0.4 V程度にアチャネルの場合さらに高く0.2~-0.4 V程度にレている

#### (実施例)

次に、本発明について図面を参照して説明する。 第1図は本発明の一実施例の回路図である。Min はしきい電圧を一0.2 V~0.4 V程度に設定した nチャネルMOSFBT, Minしさい電圧を0.5~ 0.6 V程度に設定したPチャネルMOSFBTで あり、そのゲートは昇圧(~絶対値で)回路11 によって、負電源Vanの電位より低い電位にベイ アスされている。MinとMinとでMinをドライ バー, Minを負荷MOSFBTとするレシオ・イ ンパータを構成している。Riはこのインパータ をセルフ・バイアスするためにインバータの入力 と出力をショートする高抵抗であり、Citは結合 容量である。Mil, Mil, Ri, Cit全体でAC結 合増幅器を構成している。Citにの増幅器の負 荷容量である。

以上の構成により、従来より高速な低電間明する。 が、この構成が持つつの特徴を説明する。 1 つは、この構成がにおいりによりの特徴によりの特徴にない。 担が非常に軽いというにとである。インの最近においてのがレンメートを開発にないのがです。 である。だけ、アのかが、月上回路に接続するという。 である。だけ、アのかが、月上回路に接続するという。 である。だけ、アのかが、月上回路によりによっている。 はなまずかしいが本続される。 はなまずかしいが本続される。 はなまずかしいが本続される。 はなまずかしいが本続される。 において、本様はされる。 にはたやすい。 2 のドラインバータのドラインバーとなっている。 にとはたやすい。 2 のドラインバーとなっている。

定されているため、従来のドライバー・トランジスタより高い相互コンダクタンスを得られることによる高速化効果である。この2番目の効果の度合を試算してみると以下のようになる。ここでは、Milとしきい電圧を0.1 V, 従来のnチャネル・トランジスタのしきい電圧を0.7 V, 負電源Veiの電位を一1.5 Vセルフ・バイアス電位を一0.5 Vとすると、従来のゲインが1倍となる間波数をfecas), 本構成における同様な周波数をfecas)

$$\frac{f_{+(m)}}{f_{+(mn)}} = \frac{-0.5 - (-1.5) - 0.1}{-0.5 - (-1.5) - 0.7} = 3$$

となる。従って、この2点目だけの効果でも、従 来に対して3倍もの高速化効果がある。

第2図は本発明の他の実施例の回路図である。
M:1, M:1はしさい電圧を-0.2~0.4 Vと低く
したnチャネル・トランジスタであり、M:1, M:1
は昇圧回路により負電源V:1より低い電位にゲー
トをパイアスしたアチャネル・トランジスタであ
り、M:1はM:1, M:1と何様しさい電圧を-0.2~

チャネルMOSFETのしきい電圧が一0.2~0.4 V程度と通常リークが問題となるレベルに設定されているにもかかわらず時計動作用回路やタイマー回路、データ保持回路等のように常時動作し続けるような回路でなければ、未動作時は負荷のPチャネルMOSFETはしきい電圧が0.5~0.8 に設定されているのでリークすることはない。 昇 圧電位と接地電位の切換えは昇圧回路出力部に連 当なスイッチ回路をつければ容易にできる。

次に、本様成により従来より高速な低電圧動作 増額器を実現できる理由を説明する。まず、1点 目として、負荷のPチャネルMOSFBTのゲー ト配位が負電源Vaiよりさらに低い昇圧回路出力 電位にバイアスされているため、単にVai電位に バイアスするよりさらにゲート編を小さくできる。 そのため、負荷容量が軽減され高速化できる。 2 点目は、ドライバーであるnチャネルMOSFBT のしきい電圧が通常より0.1~0.7 V程度低く数

0.4 Vと低くし、ゲートを V。という定電圧源に 接続された n チャネル・トランジスタである。全 体として、Mil, Milを差動入力対、Mil, Mil を負荷, Milを定電流源とする差動増幅器を構成 している。

この実施例においても、実施例1と同様低電圧時の高速化が同じ理由により可能である。さらに、この実施例においては、M31もしきい電圧を下げているので、節点23の電位をM31の低電流特性を扱うことなく低くできるので従来の発動増幅器に比べ、同相入力範囲および最低動作電圧を下げられるという利点がある。


#### 「裏朗の効果」


以上説明したように本発明は、相補型MIS PETレジオ回路において、ドライバー・トラン ジスタの低しきい電圧化と昇圧回路の付加による 負荷MISFETのゲート昇圧を行うことにより、 MISFET集費回路を低電圧動作化および高速 化できる効果がある。

### 4. 図面の簡単な説明

第1回および第2回はそれぞれ本発明の実施例の回路回、第3回および第4回は従来例の回路回である。

代理人 介理士 内 原 智





第3図

